降低产品的电磁干扰发射，是EMC设计中最核心的工程任务之一。与其在测试阶段被动整改，不如在设计阶段就植入EMI抑制的基因。本文从芯片到系统、从硬件到软件，系统梳理降低EMI的各类技术手段。

源头降噪：在噪声产生之前就动手

EMI抑制的最高境界，是从源头上减少噪声的产生。这比在传播路径上“围追堵截”要高效得多。

展频时钟技术

这是目前数字芯片中最广泛应用的降噪技术。通过在时钟频率上叠加一个低频调制信号，使原本集中在单一频点上的能量在一定的频率范围内扩散，从而降低峰值幅度。

• 通常在芯片的时钟发生器中集成展频功能，通过寄存器配置使能
• 展频幅度一般设置为时钟频率的±0.5%至±2%
• 展频调制频率通常选择在30-60kHz范围，高于音频范围避免产生可听噪声
• 对EMI测试中窄带尖峰的抑制效果非常显著

软开关技术

开关电源中MOS管的硬开关动作是产生高频振铃和宽频噪声的根源。软开关技术通过谐振使开关管在电压或电流过零时动作，大幅降低开关瞬态的dv/dt和di/dt，从源头降低噪声：

• ZVS和ZCS是两种基本软开关方式
• LLC谐振变换器在较高功率等级中应用广泛
• 软开关方案需要增加谐振元件，电路复杂度和成本有所上升

驱动强度控制

数字芯片的I/O口驱动能力通常可配置。过强的驱动能力导致信号上升沿过快，产生大量高频谐波。在满足时序裕量的前提下，适当降低驱动强度、减缓信号上升时间，能有效降低高频段EMI。

PCB设计层面的EMI抑制

信号完整性与EMI的统一

很多PCB设计规则同时服务于信号完整性和EMI抑制，两者的物理基础是相通的：

• 保证信号有紧邻的完整回流平面，减小信号回路面积
• 高速信号走线远离板边，减少边缘辐射
• 关键信号串联阻尼电阻，控制上升时间
• 差分信号保持紧密耦合和等长

去耦电容的合理配置

去耦电容为芯片开关产生的瞬态电流提供就近的电荷源，限制高频电流在电源分配网络中的扩散范围：

• 每个电源引脚就近配置去耦电容，优先放在同层
• 小容量高频电容靠近引脚，大容量电容可稍远
• 电容的接地过孔尽量贴近焊盘，减小寄生电感
• 使用多值电容组合覆盖不同频段的去耦需求

电源层与地层平面电容

四层及以上PCB中，电源层和地层之间的平面间电容是天然的高频去耦元件。减小两个平面之间的介质厚度，能增大平面间电容，改善高频去耦效果。

滤波技术：阻断噪声的传播路径

电源输入滤波

在电源入口处配置滤波电路是降低传导发射的基本手段：

• π型滤波器提供更强的滤波衰减
• 共模扼流圈抑制共模噪声
• X电容和Y电容分别处理差模和共模
• 滤波器的布局直接决定滤波效果

接口信号滤波

所有连接到外部的信号线都应评估是否需要滤波：

• 低速信号使用RC低通滤波器
• 高速信号使用共模扼流圈或专用EMI滤波器
• 磁珠在特定频段提供高阻抗，选择性滤除高频噪声
• 滤波元件必须紧靠接口连接器放置

磁珠的正确使用

磁珠不是万能滤波器，使用中需要注意：

• 关注磁珠在目标噪声频段的阻抗特性曲线
• 磁珠在低频段呈现电感特性，在高频段呈现电阻特性
• 磁珠的额定电流不能低于实际工作电流，否则会饱和失效
• 串联在电源线上时，注意磁珠的直流电阻带来的压降

屏蔽技术：把噪声关在笼子里

局部屏蔽

针对PCB上噪声最强的区域（开关电源、时钟电路、射频功放），加装小型金属屏蔽罩：

• 屏蔽罩必须多点可靠接地，接地间距满足高频要求
• 屏蔽罩材料一般选用镀锡钢板或铜合金
• 屏蔽罩与PCB地平面的搭接质量直接影响屏蔽效果

整机屏蔽

金属机箱提供最终的系统级屏蔽：

• 接缝和开孔是屏蔽的薄弱环节
• 导电衬垫和指形簧片保证接缝的导电连续性
• 散热孔采用蜂窝通风板
• 连接器安装面板与机箱之间的导电连接不可忽视

软件辅助降噪

软件手段虽然不能直接消除噪声源，但可以在系统层面辅助降噪：

• 展频技术通过软件配置寄存器使能
• 扩频通信本身就是一种通过扩展信号带宽降低功率谱密度的方式
• 动态调整驱动强度和工作频率，在满足性能需求的前提下优化EMI
• 在EMI敏感频段暂时降低时钟频率或进入低功耗模式

不同频段的抑制策略总结

降低产品EMI干扰是一项贯穿产品设计全过程的系统工程。在设计阶段投入精力做好EMI预防，远比在认证阶段被动整改高效经济。将上述技术方法融入产品开发流程，可以显著提升产品的电磁兼容品质。 德恺检测不仅提供标准EMC测试服务，工程师团队还可为企业在产品设计阶段提供电磁兼容设计咨询和方案评审，从设计源头帮助降低EMI风险。结合摸底测试的数据反馈，为企业构建产品电磁兼容保障能力。 欢迎联系专业工程师，探讨产品EMI抑制方案和设计优化思路。